
MANUAL DA PLACA INVERSORA

VERSÃO 2.1



Versão	Data	Autor	Comentários
1.0	14/Ago/2016	Luciana da Costa Marques	Primeira versão
1.1	22/Out/2016	Wilson Komatsu	Formatação, texto
1.2	25/Out/2016	Luciana da Costa Marques	Revisão de comentários, texto
1.3	12/Dez/2016	Luciana da Costa Marques	Formatação, informações que faltavam
1.4	17/Jan/2017	Luciana da Costa Marques	Formatação
1.5	19/Jan/2017	Luciana da Costa Marques	Formatação
1.6	09/Ago/2017	Luciana da Costa Marques / Wilson Komatsu	Revisão
1.7	29/Jan/2019	Victor Praxedes Rael	Atualização da documentação após a inclusão dos pinos banana e da fonte CC isolada
1.8	17/Jul/2019	Victor Praxedes Rael	Inclusão dos esquemáticos atualizados
2.0	19/Set/2020	Lourenço Matakas Junior	Revisão geral pré-fabricação. Compatibilização com demais módulos. Acertos no esquemático, layout e silk. Descrição da fonte isolada passou a Anexo e implementação alternativa foi explicitada. Complementação,

			correção e inserção da lista de componentes. Revisão dos conectores, pinos banana e pinos teste.
2.1	28/Jul/2021	Vinicius Negri Machado	Revisão geral pré montagem das placas. Inclusão de roteiro de testes e dicas de montagem geradas pelo professor Lourenço.

Sugestões de melhorias para próximas versões:

Sumário

1 introdução 6
2 Isolação Óptica 7
3 Lógica de acionamento, circuito de gate-driver e inversor trifásico 8
4 Fonte Chaveada Isolada 10
5 Esquemáticos (versão 4) 12
6 Pinagem do conector J1, conectores de potência, pinos teste 13
6.1 Padrões de numeração empregados no kit didático 13
6.2 Pinagem do conector J1 14
6.3 Parte de Potência – terminais e conectores 16
6.4 Pinos de Teste 17
7 Camadas de Circuito Impresso (versão 4) 18
8 Roteiro de testes 22
8.1 Teste dos optos 22
8.2 Teste do inversor 24
8.2.1 Teste do inversor com Enable = 0 (transistores desligados) 24
8.2.2 Testar o inversor com Enable = 1 25
9 Cuidados de Montagem 26
9.1 Montagem dos bornes banana 26
9.2 Cuidado com a polaridade da fonte Traco 28
9.3 Interligar P_GND e E_GND 28
9.4 Componentes a soldar utilizando a fonte Traco 28
9.5 Ligação do pino de teste de DGND no terminal inferior de R8 29
10 Lista de componentes enxuta 30
Referências Bibliográficas 32
Anexo A Fonte Chaveada Isolada tipo Pushpull 33

LISTA DE FIGURAS

Figura 1: Diagrama de Blocos Geral do Módulo Inversor 6
Figura 2: Esquema elétrico do acoplador óptico HCPL 2200 7
Figura 3: Circuito detalhado do HCPL2200 7
Figura 4: Operações recomendadas do opto-acoplador 8
Figura 5: Esquema geral do Inversor Trifásico 9
Figura 6: Encapsulamento do circuito integrado L6203 9
Figura 7: Diagrama de Blocos do circuito integrado L6203 10
Figura 8: Esquemático da Fonte Chaveada 12
Figura 9: Esquemático da Fonte Chaveada 13
Figura 10: Padrões de numeração de conectores 13
Figura 11: Pinagem do conector J1 na placa e possíveis implementações 14
Figura 12: Ribbon Flat Cable e seu conector (tipo fêmea) 15
Figura 13: Conector banana fêmea de 4mm escolhido, dimensões e montagem 16
Figura 14: dos componentes e conectores na face inferior de cobre (vista inferior) . 18
Figura 15: Disposição dos componentes e conectores na camada superior de cobre (vista superior) 19
Figura 16: Disposição dos componentes na camada superior de silkscreen 20
Figura 17: Disposição dos componentes e conectores com todas as camadas juntas 21
Figura 18: Pino de teste ligado ao DGND 22
Figura 19: Pinos de teste T_IN_X (X=A,B,C,N, EN) 23
Figura 20: Optoacopladores (U3 a U7) 23
Figura 21: Etapa de saída para a fase X (X = A,B,C,N) 24
Figura 22: Esquemático de ligação da fonte por fase (esquerda) e bornes para a ligação da fonte (direita) 24
Figura 23: Resistor a fios com pinos banana 25
Figura 24: Saídas do inversor OUT_X (X = A,B,C,N) 25
Figura 25: Esquemáticos dos testes do inversor com Enable = 1 26
Figura 26: Primeira etapa de montagem dos bornes banana 26
Figura 27: Segunda etapa de montagem dos bornes banana 27
Figura 28: Etapa final da montagem dos bornes bana (vista lateral) 27
Figura 29: Etapa final da montagem dos bornes bana (vista superior) 27

Figura 30: Polaridade da fonte Traco 28
Figura 31: Interligação do PGND e EGND por meio de jumper 28
Figura 32: Componentes a montar caso se utilize a fonte Traco 29
Figura 33: Pino de teste de DGND.....29

LISTA DE TABELAS

Tabela 1: Detalhes de 3 fontes compactas 11
Tabela 2: Detalhamento do conector J1.....15
Tabela 3: Conectores tipo banana fêmea de potência do Inversor 16
Tabela 4: Conector de parafusos J2 (opcional) Alimentação do lado CC da Parte de Potência 17
Tabela 5: Pinos de Teste usados no circuito.....17
Tabela 6: Lista de componentes enxuta.....30

1 INTRODUÇÃO


Esta documentação refere-se ao módulo inversor do kit didático a ser usado em ensino de graduação e de pós-graduação no Laboratório de Eletrônica de Potência (LEP) do Departamento de Energia e Automação (PEA) da Escola Politécnica da Universidade de São Paulo (POLI-USP).

O conjunto do inversor é apresentado no diagrama de blocos da figura 1, e descrito nos capítulos seguintes. O sistema pode ser dividido nas partes a seguir:

i. isolação óptica (capítulo2);
ii. circuitos de gate-driver e lógica de acionamento com o inversor propriamente dito (capítulo3);
iii. uma fonte chaveadaisolada (capítulo 4).

Os terminais IN_A, IN_B, IN_C e IN_N recebem os sinais de chaveamento correspondentes aos braços das fases A, B, C e N, enquanto o terminal ENABLE permite que se habilite a operação no inversor com lógica alta. Os sinais de chaveamento e de habilitação (ENABLE) são isolados pelos acopladores ópticos e aplicados aos gate-drivers, sujeitos à lógica de chaveamento, que acionam os pares de transistores associados às fases A, B, C e N (as duas pontes inversoras do circuito integrado L6203 [3]), com terminais de mesmo nome e que correspondem às saídas do inversor.

Figura 1: Diagrama de Blocos Geral do Módulo Inversor




Fonte: Luciana da Costa Marques

2 ISOLAÇÃO ÓPTICA

O isolamento galvânico é um recurso muito utilizado em circuitos eletrônicos para separar eletricamente sistemas que podem operar em potenciais distintos e que devido a estas diferenças de potenciais poderiam ser submetidos a correntes elétricas indesejáveis, podendo-se danificar o equipamento ou mesmo provocar lesões nas pessoas em contato físico com estes circuitos. No caso do módulo inversor descrito, este isolamento galvânico foi obtido com a utilização de cinco acopladores ópticos (HCPL2200) (vide figura 3) [2] e uma fonte chaveada isolada, também descrita neste documento.


O circuito integrado HCPL2200 consiste em uma combinação de um LED com um detector óptico de “elevado ganho”, conforme seu esquema elétrico apresentado na figura 2.

Figura 2: Esquema elétrico do acoplador óptico HCPL 2200



Fonte: Datasheet do circuito integrado HCPL2200

Figura 3: Circuito detalhado do HCPL2200



Por recomendação do datasheet do componente, foram adicionados capacitores do tipo “speed-up” (C1 a C5 na figura 17) em paralelo com o resistores de limitação de corrente dos LEDs (R1 a R5 na figura 17) na entrada do pino 2, bem

como capacitores de desacoplamento nos pinos de alimentação do acoplador óptico (8 e 5), estes colocados próximos ao componente.

Conforme as condições de operação recomendadas na figura 4, a alimentação do chip (Vcc na figura 4) deve ficar entre 4.5V e 20V. No caso, uma fonte chaveada (item 4) é utilizada para fornecer aos opto-acopladores uma alimentação de 5V, fornecendo sinais compatíveis com o nível de tensão das entradas do L6203.

Figura 4: Operações recomendadas do opto-acoplador

Recommended Operating Conditions

Parameter	Symbol	Min.	Max.	Units
Power Supply Voltage	V_{CC}	4.5	20	V
Enable Voltage High	V_{EH}	2.0	20	V
Enable Voltage Low	V_{EL}	0	0.8	V
Forward Input Current	$I_{F(ON)}$	1.6*	5	mA
Forward Input Current	$I_{F(OFF)}$	–	0.1	mA
Operating Temperature	T_A	0	85[1]	°C
Fan Out	N		4	TTL Loads

*The initial switching threshold is 1.6 mA or less. It is recommended that 2.2 mA be used to permit at least a 20% CTR degradation guardband.


Fonte: Datasheet do circuito integrado HCPL2200

Adotando-se uma corrente de 2,9 mA no LED, para entradas de 3,3V (compatível com o processador Arm F4 utilizado), e adotando-se tensão direta no LED de 1,5V, calcula-se o resistor de limitação (Rx = (3,3 - 1,5) / 2,9 mA =620 Ohms; x=1,2,3,4,5). Se for necessária a operação com entradas de 5V, os resistores devem ser recalculados.

3 LÓGICA DE ACIONAMENTO, CIRCUITO DE GATE-DRIVER E INVERSOR TRIFÁSICO


O esquema geral do inversor trifásico (figura 5) é formado por quatro braços de transistores, correspondentes às fases A, B, C e N, seguindo estrutura de ponte em H e alimentado por barramento CC. Para compô-lo, foi escolhido o circuito integrado L6203 (figura 6) [3], por este atender aos requisitos do projeto e por sua estrutura mais completa. Para compor os quatro braços, foram usados dois chips do circuito integrado mencionado.

Figura 5: Esquema geral do Inversor Trifásico




Fonte: Luciana da Costa Marques

Figura 6: Encapsulamento do circuito integrado L6203



Fonte: Datasheet do componente

Figura 7: Diagrama de Blocos do circuito integrado L6203



Fonte: Datasheet do componente

A lógica de acionamento e gate driver, no caso, estão embutidos no circuito integrado L6203 conforme seu diagrama de blocos (figura 7), sendo que sua eletrônica interna também provê dead-time[1] de 100ns e proteção contra superaquecimento.




4 FONTE CHAVEADA ISOLADA

Os módulos da plataforma didática são alimentados por uma fonte única que provê níveis de +5, +15 e -15V. Esta fonte alimenta a placa processadora, que por sua vez distribui as 3 tensões para os módulos Inversor, de Medição de Tensão e de Medição de Corrente, via flat cables (juntamente com os correspondentes sinais de medição e comando). Uma fonte chaveada isolada torna-se necessária para prover isolamento galvânico (ver capítulo 2) entre uma fonte de alimentação da placa processadora, com tensão nominal de 15V, e a alimentação da etapa de saída dos opto acopladores (HCPL2200), feita em 5V, que fica no potencial do inversor. Uma alternativa de baixo custo, a partir de componentes discretos encontrados no mercado nacional é a fonte do tipo push-pull (projetada pelo ex-aluno de mestrado do Laboratório de Eletrônica de Potência (LEP-EPUSP) Felipe Yoshimatsu Abe), que é detalhada no Anexo A.

[1] *Dead-time* é o tempo entre fim do acionamento de uma chave e o início do acionamento da outra chave de um braço (braço é a associação em série de duas chaves, ligadas entre os terminais positivo e negativo da alimentação), tempo este que deve ser suficiente para se garantir o desligamento completo da chave que acabou de ser desligada antes do acionamento da outra chave do braço a fim de se prevenir o curto-circuito da alimentação através das duas chaves

Outra possibilidade de maior custo, indisponível no comércio brasileiro, mas que facilita o procedimento de montagem, é a utilização de uma fonte chaveada compacta U12, de 1W, alimentada em 12 V pela saída do regulador 7812 (U10), com saída não regulada de 9V, que é pós-regulada por um regulador 7805 (U11) (vide figura 9). Três possíveis fontes são apresentadas na tabela 1. Todas apresentam o mesmo footprint e pinagem.

Tabela 1: Detalhes de 3 fontes compactas

<table>
<tr><td></td><td>CUI PDS1-S12S9-S</td><td>Murata NKE1209SC</td><td>Traco TBA 1-1219</td></tr>
<tr><td>Preço</td><td>US$4,3 (9/2020)</td><td>US$7,6 (9/2020)</td><td>US4,0 (9/2020)</td></tr>
<tr><td>Carga mínima</td><td>10%</td><td>10%</td><td>0%</td></tr>
<tr><td>foto</td><td> 
</td><td> 
</td><td> 
</td></tr>
<tr><td colspan="2">Footprint
<table>
<tr><td colspan="2">PIN CONNECTIONS</td></tr>
<tr><td>PIN</td><td>Function</td></tr>
<tr><td>1</td><td>GND</td></tr>
<tr><td>2</td><td>Vin</td></tr>
<tr><td>3</td><td>0V</td></tr>
<tr><td>4</td><td>+Vo</td></tr>
</table>

</td><td colspan="2"> 
</td></tr>
</table>


Cada HPCL apresenta corrente consumida com valor mínimo de 2,7 mA (nível H) e máximo de 6mA (nível L). O Led da fonte de 5V consome (5 - 2)V /390 Ohms = 8mA. A corrente máxima de saída das fontes compactas é de 1W / 9V = 0.11A. A corrente mínima (10% da carga) para o CUI e o Murata é de 11mA. A

corrente mínima consumida pelos HPCL mais o LED é de 2,7mA * 5 + 8mA ~ 21mA, que é maior do que o valor mínimo de 11mA. A corrente máxima consumida é de 6mA * 5 + 8mA=38mA que é menor que a máxima corrente fornecida que é 111 mA.

5 ESQUEMÁTICOS (VERSÃO 4)


Na figura 8 é apresentado o esquemático[2] geral da placa inversora. A fonte isolada é mostrada na figura 9, possibilitando o uso da fonte push-pull com componentes discretos (mostrada na figura 9 e detalhada no Anexo A) ou da fonte compacta U12.

Figura 8: Esquemático da Fonte Chaveada



[2] Os terminais PIN_EGND e PIN_PGND DEVEM ser interligados por fio soldado. O terminal DGND (terra dos sinais de entrada) NUNCA pode ser conectado aos terras EGNDe PGND.

Figura 9: Esquemático da Fonte Chaveada



6 PINAGEM DO CONECTOR J1, CONECTORES DE POTÊNCIA, PINOS TESTE

6.1 Padrões de numeração empregados no kit didático

Três diferentes padrões de numeração de pinos de conectores para cabos "flat cable" foram empregadas neste projeto:

Figura 10: Padrões de numeração de conectores

1	14
2	13
3	12
4	11
5	10
6	9
7	8

A

1	8
2	9
3	10
4	11
5	12
6	13
7	14

B

1	2
3	4
5	6
7	8
9	10
11	12
13	14

C

- Padrão A: Placa inversora;

- Padrão B: placas de medição de corrente e de tensão. É considerada a pinagem padrão do projeto segundo o documento [6] (capítulo de ebook que descreve a plataforma didática completa e fornece exemplos de aplicação);
- Padrão C: placas de medição de corrente e de tensão.

Não haverá problema de erros de ligação[3] se forem usados os cabos do tipo flat-cable recomendados e conectores do tipo Box polarizados.

6.2 Pinagem do conector J1

A pinagem do conector J1 é mostrada na figura 11a, explicitando o pino 1 do conector (comum aos 3 padrões) que é o condutor marcado no flat cable (figura 12). O conector da placa (tipo macho) pode ser implementado com “pin header” (mais barato e sem polarização, o que envolve o risco de inversão do conector) e o “box header” com chanfrado de polarização e indicação do pino 1 via marcador triangular. A figura 12 detalha o flat-cable e o conector fêmea.

Figura 11: Pinagem do conector J1 na placa e possíveis implementações



a. Pinagem do conector J1 vista pela face superior

b. implementação com pin header (mais barato sem polarização)

c. implementação com box header (com polarização)

Fonte: a- Lourenço Matakas Junior – 2020,


b- c- https://en.wikipedia.org/wiki/Pin_header (visto em 22/9/20)

[3] Cuidado ao usar a placa sem os conectores flatcable para identificar corretamente os sinais em cada conector.


Figura 12: Ribbon Flat Cable e seu conector (tipo fêmea)




a – flat cable (condutor 1 indicado em vermelho) com conectores (tipo fêmea)



b - conector desmontado



c - flat cable + conector de placa (indicando o pino 1 e o condutor 1)



d - flat cable e seu conector femea (indicando o pino 1 e o condutor 1)

Fonte: https://handsontec.com/index.php/product/idc-60-socket-2x30-pins-ribbon-connector/ (22/9/20)

A tabela 2 associa cada pino do conector J1 com os pinos identificados no esquemático da figura 8 e descreve a função de cada um deles.

Tabela 2: Detalhamento do conector J1

Terminal (padrão A) fig. 17	Descrição	Função
J1:1	GND	Alimentação DGND
J1:2	GND	Alimentação DGND
J1:3	GND	Alimentação DGND
J1:4	GND	Alimentação DGND
J1:5	15V	Alimentação 15V
J1:6	15V	Alimentação 15V
J1:7	GND	Alimentação DGND
J1:8	GND	Alimentação DGND
J1:9	GND	Alimentação DGND
J1:10	IN_EN	Sinal de ENABLE p/ o CI L6203
J1:11	IN_N	comando do braço N do inversor
J1:12	IN_C	comandodo braço C do inversor
J1:13	IN_B	comandodo braço B do inversor
J1:14	IN_A	comandodo braço A do inversor

6.3 **Parte de Potência – terminais e conectores**


A tabela 3 descreve os conectores de potencia do inversor, feitos por bornes banana, detalhados na figura 13.


Tabela 3: Conectores tipo banana fêmea de potência do Inversor

Terminal	Função
OUT_A	Saída do braço A do inversor
OUT_B	Saída do braço B do inversor
OUT_C	Saída do braço C do inversor
OUT_N	Saída do braço N do inversor
VCC	Alimentação CC: +30V
PGND	Alimentação CC PGND (terra da parte de potência)

Figura 13: Conector banana fêmea de 4mm escolhido, dimensões e montagem







a - foto https://www.multcomercial.com.br/borne-b08-para-pino-banana-de-4mm-verde-b-b-c.html

b- dimensões

c- montagem sugerida Fonte : LMJ

A fonte CC do inversor pode opcionalmente ser conectada via conector de parafusos J2 (tabela 4).

Tabela 4: Conector de parafusos J2 (opcional) Alimentação do lado CC da Parte de Potência

Terminal	Descrição	Função
J2:1	VCC	Alimentação: +30V
J2:2	PGND	Alimentação PGND (terra da parte de potência)
foto		Conector Verde Multipolar AKZ250.02 Fixo de 2 vias - Passo 5,08mm - Phoenix Mecano. (consultadoemhttps://www.multcomercial.com.br/conector-verde-multipolar-akz250-02-fixo-de-2-vias-passo-508mm-phoenix-mecano.html

6.4 **Pinos de Teste**

A placa dispõe de uma série de pinos de teste para facilitar a manutenção e a monitoração de sinais importantes da placa, descritos na Tabela 5.

Tabela 5: Pinos de Teste usados no circuito

Pino	Tipo de Sinal	Observação
T_IN_A,B, C,N T_IN_EN	Sinais de commando doinversor	0-3,3V
T_OUT_A, B,C,N	Saída do Inversor	±30V
T_PGND	Terra de Potência	±30V
T_VCC	Alimentação 30V nominal	±30V

7 CAMADAS DE CIRCUITO IMPRESSO (VERSÃO 4)

As Figuras 14 e 15 apresentam as faces inferior e superior da placa de circuito impresso.

Figura 14: dos componentes e conectores na face inferior de cobre (vista inferior)






Figura 15: Disposição dos componentes e conectores na camada superior de cobre (vista superior)




A figura 16 apresenta o silkscreen da face superior.

Figura 16: Disposição dos componentes na camada superior de silkscreen



A figura 17 apresenta a vista superior das camadas de cobre superior (vermelha) e inferior (azul), bem como a camada de silkscreen localizada na face superior.

Figura 17: Disposição dos componentes e conectores com todas as camadas juntas




8 ROTEIRO DE TESTES

8.1 Teste dos optos


- Verificar se sinal injetado na entrada dos optos chega aos pinos de entrada do L6203.
- Ligar um pino de teste ao terminal inferior do resistor R8 (é o DGND), conforme figura 18.

Figura 18: Pino de teste ligado ao DGND




- carregar o programa “balança_5_sinais” (liga e desliga os 5 sinais sequencialmente com período definido na função delay).
- desligar o cabo USB ligado ao PC.
- ligar o flat cable entre as placas inversora e processadora.
- ligar a fonte à placa processadora e energizá-la.
- Verificar se os pinos teste T_IN_X (X=A,B,C,N, EN), mostrados na figura 19, apresentam cada um os níveis 0V e 3,3V sequencialmente. Usar o multímetro na escala Volts CC. Ligar a ponta negativa do multímetro para o ponto DGND (pino de teste ligado ao terminal inferior do resistor R8).

Figura 19: Pinos de teste T_IN_X (X=A,B,C,N, EN)



- Passar a ponta negativa do multímetro para o ponto PGND (banana preto). Verificar o pino 7 de cada um dos 5 optos (de U3 a U7, mostrados na figura 20).

Figura 20: Optoacopladores (U3 a U7)




8.2 **Teste do inversor**

8.2.1 Teste do inversor com Enable = 0 (transistores desligados)


A Etapa de saída para a fase X (X=A,B,C,N) do inversor é mostrada na figura 21:


Figura 21: Etapa de saída para a fase X (X = A,B,C,N)



- Carregar e rodar o programa “balança_5_sinais_Enable_0”. Desligar o cabo entre a placa processadora e o PC.
- conectar uma fonte de 15V (se não tiver uma fonte isolada, ligue com muito cuidado a fonte de 15V da placa processadora ao inversor: +15 da barra de terminais da fonte ao VCC, e o COM/GND da barra de terminais da fonte ao P_GND da placa inversora. MUITO CUIDADO POIS ESTAMOS INTERLIGANDO O P_GND AO GND DA PLACA PROCESSADORA!!!).


Figura 22: Esquemático de ligação da fonte por fase (esquerda) e bornes para a ligação da fonte (direita)






- Montar um resistor de 15 a 20 Ohms de 5W a fios com pinos banana, conforme figura 23.

Figura 23: Resistor a fios com pinos banana



- Com Enable = 0, os dois transistores estarão desligados, não conseguindo impor tensão. Assim, ao se ligar o resistor entre OUT_X e Vcc, a tensão entre OUT_X e P_GND será igual a 15 V.
- Ao se ligar o resistor entre OUT_X e P_GND a tensão entre OUT_X e P_GND será nula. OUT-X assume o valor da tensão aplicada na outra extremidade do resistor. Repita o teste para as demais saídas (A,B,C,N).
- As saídas do inversor OUT_X são mostradas na figura 24.

Figura 24: Saídas do inversor OUT_X (X = A,B,C,N)




8.2.2 Testar o inversor com Enable = 1

- Com Enable =1, os dois transistores seguirão os comandos aplicados Às entradas IN_X (X=A,B,C,N). O programa está gerando um sinal quadrado com níveis 0V e 3,3V aplicado a IN_X.
- Se IN_X=0, o transistor inferior será ligado e o de cima desligado (Fig 25, lado esquerdo), impondo tensão nula na saída, independente da ponta do resistor (X) ser ligada a VCC ou PGND .Se IN_X=A, o transistor superior

será ligado e o de baixo desligado (Fig. 25, lado direito), impondo tensão nula igual a 15V , independente da ponta do resistor (X) ser ligada a VCC ou PGND.

Figura 25: Esquemáticos dos testes do inversor com Enable = 1



- Ligar a ponta X do resistor a VCC , e depois a P_GND e verificar se a tensão entre a saída OUT_X e PGND responde apenas ao comanda nas entradas IN_X, apresentando sequencialmente as tensões 0 e 15V.

9 CUIDADOS DE MONTAGEM

9.1 Montagem dos bornes banana

- Rosquear o tubo rosqueado à capa plástica, apertando com a mão;

Figura 26: Primeira etapa de montagem dos bornes banana



- Inserir a arruela e a contra porca, segurando a capa plástica com a mão e apertando a contra porca com alicate (sem muita força);

Figura 27: Segunda etapa de montagem dos bornes banana



- Inserir o conjunto na placa junto com o terminal orelha e colocar a segunda contra porca, segurando a capa plástica com a mão e apertando a contra porca com alicate (sem muita força);

Figura 28: Etapa final da montagem dos bornes bana (vista lateral)






Figura 29: Etapa final da montagem dos bornes bana (vista superior)



9.2 Cuidado com a polaridade da fonte Traco

Solde a fonte Traco de acordo com a polaridade da figura 30.


Figura 30: Polaridade da fonte Traco



9.3 Interligar P_GND e E_GND

Interligar o PGDN ao EGND com um jumper conforme mostrado na figura 31.


Figura 31: Interligação do PGND e EGND por meio de jumper



9.4 Componentes a soldar utilizando a fonte Traco

Se for usar a fonte traco os componentes a serem montados são mostrados na figura 32.


Figura 32: Componentes a montar caso se utilize a fonte Traco



9.5 **Ligação do pino de teste de DGND no terminal inferior de R8**

Soldar um pino de teste ao terminal inferior do resistor R8, conforme mostrado na figura 33, para ter acesso ao DGND.

Figura 33: Pino de teste de DGND



10 LISTA DE COMPONENTES ENXUTA

Tabela 6: Lista de componentes enxuta

Category	Quantity	References	Value	tipo	tensão mínima (V)	tensão adotada (V)	potencia (W)
Capacitors	5	C1-C5	120p	ceramico	15	50	
Capacitors	2	C6-C7	220n	cerâmico	15	50	
Capacitors	4	C8-C11	15n	poliester	50		
Capacitors	2	C21, C22	10n	poliester	50V	63	
Capacitors	7	C12-C16,	10n	ceramico	50	50	
Capacitors	2	C17-C18,	470u	eletrolitico	63	63	
Capacitors	2	C24, C28	470u	eletrolitico	25	25	
Capacitors	2	C19, C20	1u	poliester	50 V	63	
Capacitors	3	, C29 , C30 (novos) -C27	1u	cerâmico ou polipropileno	50	50	
Capacitors	1	C23	1n	ceramico	50	50	
Capacitors	1	C25 (placa 200mils), C26 (placa 100 mils)	10u	eletrolitico	30	30	
Resistors	5	R1-R5	620	filme de carbono			.25
Resistors	1	R6	330	filme de carbono			.25
Resistors	2	R7,R10	10k	filme de carbono			.25
Resistors	1	R8	4,7k	filme de carbono			.25
Resistors	1	R9	1k	filme de carbono			.25
Resistors	2	R11-R12	1,2K	filme de carbono			.25
Integrated Circuits	2	U1-U2	L6203				
Integrated Circuits	5	U3-U7	HCPL-2200				
Integrated Circuits	1	U8	ULN2004A				
Integrated Circuits	1	U9	TL494				
Integrated Circuits	1	U10	7812				
Integrated Circuits	1	U11	7805				
Diodes	4	D1-D4	UF4007				
Miscellane	6	PGND,VCC,OUT_A,OUT_B,OUT_	conector				

ous		C,OUT_N,	banana femea				
Miscellaneous	1	J1	header tipo box 14 vias sem trava				
Miscellaneous	1	J2	conector parafuso				
Miscellaneous	1	LD1-	LED 4mm verde				
Miscellaneous	1	LD2	LED 4mm vermelho				
Miscellaneous	1	T1	nucleo ferrite NEE13-6-6 Thorton				
Miscellaneous			carretel com divisão				
Miscellaneous	5		soquetes pino torneado para Cis - 8 pinos				
Miscellaneous	2		soquetes pino torneado para Cis - 16 pinos				
Miscellaneous	2		dissipador de calor				
banana pino e fios							
header							
espaçador							

REFERÊNCIAS BIBLIOGRÁFICAS

[1]<http://www.alldatasheet.com/datasheet-pdf/pdf/5775/MOTOROLA/TL494.html>, Datasheet Controlador de PWM (TL494), visitado em Julho de 2021;

[2]<http://www.alldatasheet.com/datasheet-pdf/pdf/64620/HP/HCPL-2200.html>, Datasheet do opto-acoplador, visitado em Julho de 2021;

[3]<https://pdf1.alldatasheet.com/datasheet-pdf/view/540323/STMICROELECTRONICS/L6203.html>, Datasheet do circuito integrado L6203, visitado em Julho de 2021;

[4]<http://www.alldatasheet.com/datasheet-pdf/pdf/222818/ESTEK/78XX.html>, Datasheet dos reguladores de tensão (no caso 7805 e 7812), visitado em Julho de 2021;

[5]<https://www.diodes.com/assets/Datasheets/ULN200xA.pdf>, Datasheet do buffer de corrente, visitado em Julho de 2021;

[6] KOLEFF, LUCAS ; Valentim, Gustavo Soares ; Marques, Luciana da Costa ; Rael, Victor Praxedes ; Gonçalves, Adrian D Lucas Cardoso ; KOMATSU, Wilson ; MATAKAS JUNIOR, LOURENÇO . OPEN SOURCE MODULAR DIDACTIC PLATFORM FOR POWER ELECTRONICS TEACHING. Engenharia Elétrica e de Computação: Atividades Relacionadas com o Setor Científico e Tecnológico 2. 1ed.: Atena Editora, 2020, v. , p. 179-203.**DOI:**10.22533/at.ed.688200707


Anexo A Fonte Chaveada Isolada Tipo PushPull

A.1 Descrição Geral

A fonte isolada tem como objetivo prover isolamento galvânico (ver capítulo 2) entre uma fonte de alimentação geral que alimenta todas as placas, com tensão nominal de 15V, e a alimentação dos circuitos de acionamento do integrado L6203, feita em 5V (HCPL2200). O item 4 apresentou duas possibilidades para esta fonte. Uma utiliza um conversor CC/CC de 12/9V, 1W comercial (circuito integrado U12 na figura 18 deste manual), não disponível no mercado brasileiro com custo aproximado de US$4,00. A segunda possibilidade é uma fonte do tipo push-pull, feita com circuitos discretos, de baixo custo, que foi projetada pelo ex-aluno de mestrado do Laboratório de Eletrônica de Potência (LEP) Felipe Yoshimatsu Abe.

O diagrama de blocos da figura A1, correspondente ao esquemático da figura 18, mostra que a partir da tensão de entrada de 15V, o regulador de tensão 7812 fornece uma tensão regulada de 12V, que pode ser aplicada à fonte compacta U12, ou à fonte pushpull. Esta é composta pelos circuitos integrados TL494 e ULN2004A, pelo transformador isolador (Trafo) e pela ponte retificadora, que apresenta 9V em sua saída. Esta tensão de 9V, que pode ser produzida tanto pela fonte compacta como pela fonte pushpull, ambas não reguladas, passa por um regulador linear LM7805, produzindo os 5V, que alimentam os HPCL2200.


Figura A1: Diagrama de blocos da fonte isolada



Fonte: Luciana da Costa Marques, rev. LMJ2020

A figura A2 apresenta um conversor do tipo pushpull. Nele a tensão de 12V é aplicada sequencialmente ao enrolamento superior e inferior do primário do transformador, por meio das chaves T1 e T2 (transistores), que apresentam o mesmo período de condução (vide figura A3). Nota-se que a ativação de T2 aplica tensão negativa ao primário (vide marcas de polaridade). Assim, a tensão no primário é retangular com amplitude de *12V*. A tensão secundária Vs, de amplitude Vp é retificada por uma ponte de diodos rápidos (UF4007).

Figura A2: Conversor PushPull




Ao invés de se utilizarem transistores discretos e seus correspondentes circuitos de acionamento, optou-se por usar dois dos sete transistores disponíveis no circuito integrado ULN2004A [4], conforme ilustrado na figura A3. O circuito integrado TL494 é um versátil modulador em largura de pulsos, que neste caso está configurado para gerar sinais para os transistores T1 e T2 com taxa de trabalho de 45%. C28 garante a partida lenta do conversor. R8 e C23 garantem a frequência da tensão de saída, ditada por:

$$f_s = (2R_8C_{23})^{-1} = 106\ kHz \qquad \text{(A1)}$$

R9 e R10 ditam o dead time, para se evitar a condução simultânea das chaves.

Figura A3 – implementação do conversor pushpull



Desconsiderando-se a queda de tensão em T1 e T2, e nos enrolamentos do transformador, e levando em conta a queda de tensão de 1,4V na ponte retificadora, a amplitude de tensão V_S, que garante 9V na entrada do pós regulador 7805 é calculada por:


$$V_S = (9V + 1{,}4V)V = 10{,}4V \qquad \text{(A2)}$$

O circuito integrado TL494 é um circuito de controle de PWM, que gera sinais de acionamento para as chaves do buffer ULN2004A. Desta forma aparece no secundário do Trafo uma onda quadrada Vs com amplitude de 10,4V de pico, que é retificada e aplicada no regulador de tensão 7805, o qual fornece uma tensão de 5V no lado da saída dos opto-acopladores e aos circuitos de acionamento do integradoL6203 (vide figura A1).

A.2 Reguladores de Tensão

Como a tensão de alimentação de 15V para a eletrônica pode vir de uma fonte não regulada, optou-se por regular para 12V a tensão de acionamento do integrado controlador TL494 [1] e o acionamento do buffer ULN2004A [5], que aplica onda quadrada no primário do transformador isolador (Trafo). Para tal, utilizou-se o regulador linear 7812 [4]. No caso do secundário do transformador, é aplicado o regulador linear 7805 [4] para se regular em um valor constante a tensão retificada.

Figura A4: Diagrama de blocos dos componentes 78XX



Fonte: Datasheet do componente


A.3 Regulador de PWM (TL494 – “PWM ControlCircuit”)

O regulador de PWM tem seu circuito interno conforme figura A5. Este circuito integrado foi escolhido para o acionamento do *buffer* ULN2004A com frequência controlada.

A modulação em largura de pulso (PWM) é feita através de uma comparação entre uma onda de dente de serra gerada por um oscilador e dois sinais de controle na saída de amplificadores de erro. Os valores de RT (4,7kΩ) e CT (1nF), resistor e capacitor ligados externamente ao TL494, foram definidos de tal forma a garantir que a onda de PWM tenha duty cycle de no máximo 45%.

A estrutura do Flip Flop, por sua vez, repassa o sinal modulado para os dois transistores (T1 e T2 no diagrama de blocos da figura A2) de forma complementar. Em cada saída utilizada, é importante que se coloque um resistor pull-down (de 1,2kΩ, por exemplo) entre o emissor de cada transistor e o terra.

Figura A5: Diagrama de Blocos do circuito interno do chip TL494




Fonte: Datasheet do componente

A.4 Buffer(ULN2004A)

O buffer ULN2004A (Figura A6) tem em seu circuito interno 7 “chaves” independentes, que podem ser utilizadas para o acionamento de pequenas cargas em sua saída (terminais C), de até 500mA. Dois canais são utilizados para implementar as chaves T1 e T2 indicadas na figura A2.


Figura A6: Buffer ULN2004A



Fonte: Datasheet do componente

A Figura A7 detalha um dos canais, mostrando a chave constituída por dois transistores bipolares na configuração Darlington (para aumentar seu ganho e diminuir a corrente necessária na entrada B para acioná-lo). O diodo conectado ao pino 9 não deve ser usado. O diodo em antiparalelo com o transistor é essencial para garantir fluxo bidirecional de corrente nas chaves.

Figura A7 –detalhamento de um canal do ULN2004A



A.5 Memorial de cálculo do Transformador

A Figura A8 apresenta tensão $v_p(t)$, de formato retangular, presente em cada um dos enrolamentos primários.

A lei de Faraday estabelece que:


$$V_p(t) = N_p \frac{d\phi}{dt} \quad \text{(A3)}$$

Se $v_p(t)$ é constante por trechos, o mesmo acontece com a derivada do fluxo $\Phi(t)$ e da densidade de fluxo $B(t) = \Phi(t) / S$ (onde S é a área da perna central do núcleo ferromagnético). Isso explica o formato triangular da forma de onda de $B(t)$ apresentada na figura A8, e permite que a equação A3 seja reescrita como:

$$V_p(t) = N_p \frac{d\phi}{dt} = N_p \frac{2B_{max}S}{T/2} = 4\, N_p\, B_{max}\, f\, S, \quad \text{(A4)}$$

Onde f é a frequência de $v_p(t)$.


Figura A8: Forma de onda da tensão no primário e da densidade de fluxo no transformador



Fonte: Luciana da Costa Marques

Foi escolhido o núcleo de ferrite da Thorthon tamanho NEE13/6/6, cujas dimensões são mostradas na figura A9.

Figura A9: Núcleo de ferrite NEE 13/6/6




Fonte https://www.thornton.com.br/produtos/nee.htm

Com:

- V_p =12V;
- $f = f_s(\text{eq.A1})$ =106kHz
- $S = 16,2mm^2$ (Ae na figura A9)
- Será considerado um valor de B_{max} = 0,2T, a partir de medida experimental da curva de histerese apresentada na figura A10.

Figura A10 : curva de histerese do ferrite empregado

(provavelmente um IP12 da Thorton)




Fonte (medidas e figura feitas pelo aluno Gustavo Soares Valentim)

A partir da equação A4, obtém-se N_p = 9 espiras. Para se evitar a saturação do núcleo nos primeiros ciclos, será definido N_p = 18 espiras. O numero de espiras no secundário será calculado por:

$$N_s = 18 * 10,4/12 = 16\ espiras \quad \text{(A5)}$$

Será usado o carretel com divisão para facilitar o enrolamento e melhorar a isolação entre o primário e o secundário, apresentado na figura A11.

Figura A11: carretel com divisão para o núcleo NEE13/6/6 (Carretel E13 8 Terminais Vertical)



Fonte: https://www.eletrodex.com.br/carretel-e13-vertical.html 21/1/20

Apesar da baixa corrente, será utilizado o fio esmaltado #28AWG com diâmetro de 0,35mm pela facilidade que proporciona para o processo de enrolamento manual.

Cada divisão proporciona uma janela de 3,4x2,5mm, que acomoda 63 espiras de fio #28AWG. Para o primário , que consta de 2 enrolamentos de 18 espiras, resulta em um total de 36 espiras, com taxa de preenchimento de 36/63=0.57. Para o secundário tem-se taxa de ocupação de 16/63=0,25. Os dois valores são adequados para montagem manual.

Os dois enrolamentos primários devem ser idênticos e bem acoplados magneticamente. Para tanto, os dois devem ser enrolados juntos (2 fios ao mesmo tempo), tomando-se o cuidado de ao final identificar corretamente os pontos com as polaridades corretas (Figura A2).